用VHDL语言设计延时电路
用VHDL语言设计延时电路
用VHDL语言设计延时电路时一般用计数器或计数器的级联来实现。
下面以一个实例来说明如何实现任意时间量的延时。
在5 MHz时钟CLK控制下对同步信号SYNC进行N延时(SYNC脉冲宽度为2 μs，脉冲重复频率为1 kHz；0μs≤N≤998 μs)。要求每次在同步脉冲上升沿到来时开始延时，并在延时结束后产生宽度为10 μs的选通信号。
需要产生的延时时序如图2所示(延时量N=4.2μs)。
这里采用3个计数器和1个或门产生上述延时信号，如图3所示，模N计数器计延时量；模50计数器计选通信号的宽度；模N+50计数器用于产生使能信号。用VHDL硬件描述语言进行硬件电路设计时，同一个进程中不能用2个时钟来触发，而时序图中又要求在同步脉冲SYNC的上升沿开始延时，为了解决这一问题，采用了模N+50计数器和1个或门。
当同步脉冲为高电平时，模N计数器和模N+50计数器开始计数，并置dly_en为高电平。模N计数器满，置dly_enl为高电平同时产生选通信号。当模N+50计数器计满即选通信号产生完之后置dly_en为低电平。当下一个同步脉冲到来时重复以上过程。这种设计电路的好处是当同步脉冲的宽度改变时对时序控制并无影响,因为在计数过程中只用了SYNC的上升沿，从延时开始到选通信号结束,在或门的作用下SYNC对计数器不起控制作用。
你可能喜欢
- 延时程序
- vhdl语言
- 任意波形发生器
- 信号发生器设计
- 定时器的VHDL设计
- 电子琴设计
- 语言教程
- MFC入门
- 各种延时程序2页
- 典型单片机延时程序集4页
- 51单片机C语言延时程序的简单研究5页
- 51单片机精确延时源程序2页
- 延时程序6页
- 延时子程序算法详解6页
- vhdl语言例程集锦68页
- 第6讲vhdl语言实际举例22页
- vhdl语言8-3译码器程序1页
- 时钟vhdl语言3页
- vhdl语言的发展趋势230页
- vhdl语言编程26页
- 一种单片机控制超低频任意信号波形发生器3页
- 基于CPLD和单片机的任意波形发生器设计4页
- 基于FPGA的任意波形发生器的设计与实现3页
- 高速任意波形发生器的设计5页
- 基于DDS的高精度任意波形发生器设计3页
- 一种基于DDS的新型任意波形发生器的设计与实现5页
- 基于VHDL的定时器设计及实现8页
- EDA课程设计-基于VHDL语言的定时器设计13页
- 基于VHDL的定时器芯片设计及其在滴灌系统中的应用研究79页
- 采用EP1C6Q240C8和VHDL的定时器的设计5页
- 99分钟定时器的VHDL设计15页
- VHDL设计带报警的59分钟定时器8页
- 单片机的电子琴设计110页
- 基于单片机的电子琴设计20页
- 基于AT89S51的电子琴设计报告17页
- 基于单片机的电子琴设计26页
- 基于FPGA的电子琴设计3页
- 基于单片机的简易电子琴设计5页
- 语言学教程3页
- 新手上路 C语言教程38页
- c语言教程(标准)28页
- C语言入门教程434页
- html语言 教程29页
- Fortran语言教程387页
- MFC控件入门到精炼99页
- MFC入门教程doc75页
- VC MFC入门教程85页
- MFC入门系列五2页
- MFC入门系列四4页
- MFC入门系列二2页
