VGA的调试
VGA的调试
用FPGA控制VGA显示图形和响应PS/2键盘
摘要： 本设计实现了FPGA对VGA和PS/2键盘的控制。可以响应键盘的按键控制VGA显示字符和图片，并具有简单的文本编辑功能，包括光标移动、删除、换行、背景颜色变换等，借助片内rom存储器存储图片像素信息。本设计的硬件平台为实验室已有的Cyclone II开发板， FPGA的器件全称为EP2C35F672C6。设计采用Verilog HDL语言进行基本模块的编写，采用原理图输入方式进行顶层模块和ROM存储器的设计，开发环境为Quartus II8.1。
一 设计原理
(1) 用FPGA进行VGA时序控制的基本原理
VGA显示器因为其输出信息量大，输出形式多样等特点已经成为现在大多数设计的常用输出设备，FPGA以其结构的优势可以使用很少的资源产生VGA的各种控制信号。
VGA显示器总共需要五根信号线，分别为R\G\Ｂ三原色信号和行同步(HSYNC)、场同步(VSYNC)信号。在通用的标准中，VGA的像素输出频率为25.175 MHz，行频率是31.496 KHz，场频率是59.94 Hz。分辨率为640*480，即每行显示640个像素，每场显示480行。这640*480是显示器的有效显示区(Visible area)，除此之外，还有行、场消隐区(Back Porch)，以及行、场同步区（Sync Pulse）以实现行列的同步操作。[1]如果利用实验室的液晶屏，可以增加分辨率至800*600，在这个标准下屏幕的刷新频率设为72Hz，行频率是48.08KHz。FPGA需实现的扫描时序如下图：
用FPGA实现VGA时序的原理：
本设计的硬件平台为Altera公司的Cyclone II系列NIOS开发板(The Nios Development Board, Cyclone II Edition)，所用的FPGA是Altera Cyclone II系列器件中的EP2C35F672C6，它具有483,840bit的嵌入式存储器;33216个逻辑单元(LE);
[2]105个M4K RAM Block。 经过预测，它的寄存器规模足够设计要求，片内的存储单
元的个数也可以支持少量图片的存储。
对于VGA的行同步和场同步信号，可以由系统时钟sclk（50MHz）计数得到。本设计将VGA屏幕的刷新频率设为72Hz，即每秒钟同步信号需要扫描整个屏幕72次，以使得观察者能够看到连续清晰的图像。输出的像素是1040*666，实际图像大小为800*600，需要设置行列计数器，按照上述的时序图，对不同的计数值赋予相应的动
